| MOQ: | 1pcs |
| Preis: | USD9.99-99.99 |
| Standardverpackung: | Vakuum bags+Cartons |
| Lieferfrist: | 8-9 Werktage |
| Zahlungsmethode: | T/T |
| Lieferkapazität: | 5000pcs pro Monat |
Blind Via Leiterplatte gebaut auf Tg150℃ FR-4 mit Immersion Gold4-Lagen FR-4 Leiterplatte
(Leiterplatten sind kundenspezifische Produkte, das gezeigte Bild und die Parameter dienen nur als Referenz)
1.1 Allgemeine Beschreibung
Dies ist eine Art von Mehrschicht-Leiterplatte, die auf FR-4-Substrat mit Tg 150°C für die Anwendung in Mobiltelefonen mit Blind-Via-Technologie aufgebaut ist. Sie ist 1,6 mm dick mit weißem Siebdruck (Taiyo) auf grüner Lötmaske (Taiyo) und Immersion Gold auf Pads. Das Basismaterial stammt von ITEQ, das einseitige Leiterplatten liefert. Sie werden gemäß IPC 6012 Klasse 2 unter Verwendung der gelieferten Gerber-Daten hergestellt. Je 25 Platinen werden für den Versand verpackt.
1.2 Merkmale undBdeepasst
1.2.1 Mittleres Tg FR-4 zeigt niedrigen Z-CTE und ausgezeichnete Durchgangsloch-Zuverlässigkeit;
1.2.2 Immersion Gold hat eine hohe Lötbarkeit, keine Belastung und weniger Kontamination;
1.2.3 Mehrschicht verkürzte Verbindung zwischen elektronischen Bauteilen;
1.2.4 16000㎡ Werkstatt und 8000 Arten von Leiterplatten pro Monat;
1.2.5 Lieferung pünktlich: >98%
1.2.6 Keine Mindestbestellmenge. 1 Stück ist verfügbar;
![]()
1.3 Anwendungen
GPS-Ortungssystem
Eingebettete Systeme
Datenerfassungssystem
Mikrocontroller
1.4 Parameter und Datenblatt
| LEITERPLATTENGRÖSSE | 119 x 80 mm = 1 STÜCK |
| PLATINENTYP | Mehrschicht-Leiterplatte |
| Anzahl der Lagen | 4 Lagen |
| Oberflächenmontage-Komponenten | JA |
| Durchgangsloch-Komponenten | JA |
| LAGENAUFBAU | Kupfer ------- 18um (0,5oz) + Platte OBERE Lage |
| Kern FR-4 0,61 mm | |
| Kupfer ------- 35um (1oz) Mittlere Lage 1 | |
| Prepreg 0,254 mm | |
| Kupfer ------- 35um (1oz) Mittlere Lage 2 | |
| Kern FR-4 0,61 mm | |
| Kupfer ------- 18um (0,5oz) + Platte UNTERE Lage | |
| TECHNOLOGIE | |
| Minimale Leiterbahn und Abstand: | 4 mil / 4 mil |
| Minimale / Maximale Löcher: | 0,3 mm / 3,5 mm |
| Anzahl der verschiedenen Löcher: | 9 |
| Anzahl der Bohrungen: | 415 |
| Anzahl der gefrästen Schlitze: | 0 |
| Anzahl der internen Aussparungen: | 0 |
| Impedanzkontrolle: | nein |
| Anzahl der Goldfinger: | 0 |
| PLATINENMATERIAL | |
| Glas-Epoxidharz: | FR-4 Tg150℃, er<5.4.IT-158, ITEQ |
| Endfolie extern: | 1oz |
| Endfolie intern: | 1oz |
| Endhöhe der Leiterplatte: | 1,6 mm ±0,16 |
| BESCHICHTUNG UND ÜBERZUG | |
| Oberflächenausführung | Immersion Gold |
| Lötmaske auftragen auf: | OBEN und UNTEN, 12 Mikron Minimum |
| Lötmaskenfarbe: | Grün, PSR-2000 GT600D, Taiyo geliefert. |
| Lötmaskentyp: | LPSM |
| KONTUR/SCHNEIDEN | Fräsen, Stanzlöcher. |
| MARKIERUNG | |
| Seite der Bauteile-Legende | OBEN und UNTEN. |
| Farbe der Bauteile-Legende | Weiß, S-380W, Taiyo geliefert. |
| Herstellername oder -logo: | Auf der Platine in einem Leiter und Legende FREIE FLÄCHE markiert |
| VIA | Durchkontaktiertes Loch (PTH), Mindestgröße 0,3 mm. Blind Via Oben zur inneren Lage 1, Unten zur inneren Lage 2 |
| ENTZÜNDBARKEITSBEWERTUNG | UL 94-V0 Zulassung MIN. |
| ABMESSUNGSTOLERANZ | |
| Außenabmessung: | 0,0059" |
| Platinenbeschichtung: | 0,0029" |
| Bohrungstoleranz: | 0,002" |
| TEST | 100% elektrischer Test vor dem Versand |
| ART DER BILDVORLAGE ZU LIEFERN | E-Mail-Datei, Gerber RS-274-X, PCBDOC usw. |
| SERVICEBEREICH | Weltweit, global. |
![]()
1.5Zusammensetzung vonHöcher
Das Blindloch befindet sich auf der Ober- und Unterseite der Leiterplatte und hat eine bestimmte Tiefe für die Verbindung zwischen der Oberflächenleitung und der darunter liegenden Innenleitung. Die Tiefe des Lochs überschreitet in der Regel nicht ein bestimmtes Verhältnis (Öffnung). Vergrabenes Loch ist ein Verbindungslöcher, das sich in der Innenschicht der Leiterplatte befindet und sich nicht bis zur Oberfläche der Leiterplatte erstreckt.
Die beiden oben genannten Arten von Löchern befinden sich in der Innenschicht der Leiterplatte. Die Bildung des Durchgangslochprozesses wird vor der Laminierung verwendet, und mehrere Innenschichten können während der Bildung des Durchgangslochs überlappt werden.
Das dritte wird als Durchgangsloch bezeichnet, das durch die gesamte Leiterplatte verläuft. Es kann verwendet werden, um intern zu verbinden oder als Installationsort für Komponenten. Da das Durchgangsloch leichter zu realisieren ist und die Kosten niedrig sind, wird es in den meisten Leiterplatten anstelle der beiden anderen verwendet. Die folgenden erwähnten Löcher werden, ohne besondere Anweisungen, als Durchgangslöcher betrachtet.
Aus Sicht des Designs besteht ein Loch hauptsächlich aus zwei Teilen, zum einen dem Mittelloch (Bohrloch), zum anderen dem Pad-Bereich um das Loch, siehe unten. Die Größe dieser beiden Teile bestimmt die Größe des Lochs. Offensichtlich wollen Designer bei
High-Speed-, High-Density-Leiterplatten-Design immer, dass die Löcher umso kleiner sind, je besser, damit mehr Verdrahtungsraum auf der Platine verbleiben kann.
![]()
1.6Leiterplattenkapazität 2022
| Parameter | Wert |
| Lagenanzahl | 1-32 |
| Substratmaterial | RO4350B, RO4003C, RO4730G3, RO4360G2, RO4533, RO3003, RO3006, RO3010, RO3035, RO3203, RO3210; RT/Duriod 5880; RT/Duriod 5870, RT/Duriod 6002, RT/Duroid 6010, RT/duroid 6035HTC; TMM4, TMM10, Kappa 438; TLF-35; RF-35TC, RF-60A, RF-60TC, RF-35A2, RF-45, RF-10, TRF-45; TLX-0, TLX-6, TLX-7, TLX-8; TLX-9, TLY-3, TLY-5; PTFE F4B (DK2.2 DK2.65 DK2.85 DK2.94, DK3.0, DK3.2, DK3.38, DK3.5, DK4.0, DK4.4, DK6.15, DK10.2); AD450, AD600, AD1000, TC350; Nelco N4000, N9350, N9240; FR-4 ( High Tg S1000-2M, TU-872 SLK, TU-768, IT-180A etc.), FR-4 High CTI>600V; Polyimid, PET; Metallkern etc. |
| Maximale Größe | Fliegender Test: 900*600mm, Fixture Test 460*380mm, Kein Test 1100*600mm |
| Platinenumriss-Toleranz | ±0,0059" (0,15 mm) |
| Leiterplattenstärke | 0,0157" - 0,3937" (0,40 mm--10,00 mm) |
| Dicken-Toleranz (T≥0,8 mm) | ±8% |
| Dicken-Toleranz (t<0,8 mm) | ±10% |
| Isolationsschichtdicke | 0,00295" - 0,1969" (0,075 mm--5,00 mm) |
| Mindestspur | 0,003" (0,075 mm) |
| Mindestabstand | 0,003" (0,075 mm) |
| Äußere Kupferdicke | 35µm--420µm (1oz-12oz) |
| Innere Kupferdicke | 17µm--350µm (0,5oz - 10oz) |
| Bohrloch (mechanisch) | 0,0059" - 0,25" (0,15 mm--6,35 mm) |
| Fertiges Loch (mechanisch) | 0,0039"-0,248" (0,10 mm--6,30 mm) |
| DurchmesserToleranz (mechanisch) | 0,00295" (0,075 mm) |
| Registrierung (mechanisch) | 0,00197" (0,05 mm) |
| Seitenverhältnis | 12:1 |
| Lötmaskentyp | LPI |
| Min. Lötmaskenbrücke | 0,00315" (0,08 mm) |
| Min. Lötmaskenabstand | 0,00197" (0,05 mm) |
| Plug-Via-Durchmesser | 0,0098" - 0,0236" (0,25 mm--0,60 mm) |
| Impedanzkontrolltoleranz | ±10% |
| Oberflächenausführung | HASL,HASL LF,ENIG,Imm Tin,Imm Ag, OSP, Gold Finger |
| MOQ: | 1pcs |
| Preis: | USD9.99-99.99 |
| Standardverpackung: | Vakuum bags+Cartons |
| Lieferfrist: | 8-9 Werktage |
| Zahlungsmethode: | T/T |
| Lieferkapazität: | 5000pcs pro Monat |
Blind Via Leiterplatte gebaut auf Tg150℃ FR-4 mit Immersion Gold4-Lagen FR-4 Leiterplatte
(Leiterplatten sind kundenspezifische Produkte, das gezeigte Bild und die Parameter dienen nur als Referenz)
1.1 Allgemeine Beschreibung
Dies ist eine Art von Mehrschicht-Leiterplatte, die auf FR-4-Substrat mit Tg 150°C für die Anwendung in Mobiltelefonen mit Blind-Via-Technologie aufgebaut ist. Sie ist 1,6 mm dick mit weißem Siebdruck (Taiyo) auf grüner Lötmaske (Taiyo) und Immersion Gold auf Pads. Das Basismaterial stammt von ITEQ, das einseitige Leiterplatten liefert. Sie werden gemäß IPC 6012 Klasse 2 unter Verwendung der gelieferten Gerber-Daten hergestellt. Je 25 Platinen werden für den Versand verpackt.
1.2 Merkmale undBdeepasst
1.2.1 Mittleres Tg FR-4 zeigt niedrigen Z-CTE und ausgezeichnete Durchgangsloch-Zuverlässigkeit;
1.2.2 Immersion Gold hat eine hohe Lötbarkeit, keine Belastung und weniger Kontamination;
1.2.3 Mehrschicht verkürzte Verbindung zwischen elektronischen Bauteilen;
1.2.4 16000㎡ Werkstatt und 8000 Arten von Leiterplatten pro Monat;
1.2.5 Lieferung pünktlich: >98%
1.2.6 Keine Mindestbestellmenge. 1 Stück ist verfügbar;
![]()
1.3 Anwendungen
GPS-Ortungssystem
Eingebettete Systeme
Datenerfassungssystem
Mikrocontroller
1.4 Parameter und Datenblatt
| LEITERPLATTENGRÖSSE | 119 x 80 mm = 1 STÜCK |
| PLATINENTYP | Mehrschicht-Leiterplatte |
| Anzahl der Lagen | 4 Lagen |
| Oberflächenmontage-Komponenten | JA |
| Durchgangsloch-Komponenten | JA |
| LAGENAUFBAU | Kupfer ------- 18um (0,5oz) + Platte OBERE Lage |
| Kern FR-4 0,61 mm | |
| Kupfer ------- 35um (1oz) Mittlere Lage 1 | |
| Prepreg 0,254 mm | |
| Kupfer ------- 35um (1oz) Mittlere Lage 2 | |
| Kern FR-4 0,61 mm | |
| Kupfer ------- 18um (0,5oz) + Platte UNTERE Lage | |
| TECHNOLOGIE | |
| Minimale Leiterbahn und Abstand: | 4 mil / 4 mil |
| Minimale / Maximale Löcher: | 0,3 mm / 3,5 mm |
| Anzahl der verschiedenen Löcher: | 9 |
| Anzahl der Bohrungen: | 415 |
| Anzahl der gefrästen Schlitze: | 0 |
| Anzahl der internen Aussparungen: | 0 |
| Impedanzkontrolle: | nein |
| Anzahl der Goldfinger: | 0 |
| PLATINENMATERIAL | |
| Glas-Epoxidharz: | FR-4 Tg150℃, er<5.4.IT-158, ITEQ |
| Endfolie extern: | 1oz |
| Endfolie intern: | 1oz |
| Endhöhe der Leiterplatte: | 1,6 mm ±0,16 |
| BESCHICHTUNG UND ÜBERZUG | |
| Oberflächenausführung | Immersion Gold |
| Lötmaske auftragen auf: | OBEN und UNTEN, 12 Mikron Minimum |
| Lötmaskenfarbe: | Grün, PSR-2000 GT600D, Taiyo geliefert. |
| Lötmaskentyp: | LPSM |
| KONTUR/SCHNEIDEN | Fräsen, Stanzlöcher. |
| MARKIERUNG | |
| Seite der Bauteile-Legende | OBEN und UNTEN. |
| Farbe der Bauteile-Legende | Weiß, S-380W, Taiyo geliefert. |
| Herstellername oder -logo: | Auf der Platine in einem Leiter und Legende FREIE FLÄCHE markiert |
| VIA | Durchkontaktiertes Loch (PTH), Mindestgröße 0,3 mm. Blind Via Oben zur inneren Lage 1, Unten zur inneren Lage 2 |
| ENTZÜNDBARKEITSBEWERTUNG | UL 94-V0 Zulassung MIN. |
| ABMESSUNGSTOLERANZ | |
| Außenabmessung: | 0,0059" |
| Platinenbeschichtung: | 0,0029" |
| Bohrungstoleranz: | 0,002" |
| TEST | 100% elektrischer Test vor dem Versand |
| ART DER BILDVORLAGE ZU LIEFERN | E-Mail-Datei, Gerber RS-274-X, PCBDOC usw. |
| SERVICEBEREICH | Weltweit, global. |
![]()
1.5Zusammensetzung vonHöcher
Das Blindloch befindet sich auf der Ober- und Unterseite der Leiterplatte und hat eine bestimmte Tiefe für die Verbindung zwischen der Oberflächenleitung und der darunter liegenden Innenleitung. Die Tiefe des Lochs überschreitet in der Regel nicht ein bestimmtes Verhältnis (Öffnung). Vergrabenes Loch ist ein Verbindungslöcher, das sich in der Innenschicht der Leiterplatte befindet und sich nicht bis zur Oberfläche der Leiterplatte erstreckt.
Die beiden oben genannten Arten von Löchern befinden sich in der Innenschicht der Leiterplatte. Die Bildung des Durchgangslochprozesses wird vor der Laminierung verwendet, und mehrere Innenschichten können während der Bildung des Durchgangslochs überlappt werden.
Das dritte wird als Durchgangsloch bezeichnet, das durch die gesamte Leiterplatte verläuft. Es kann verwendet werden, um intern zu verbinden oder als Installationsort für Komponenten. Da das Durchgangsloch leichter zu realisieren ist und die Kosten niedrig sind, wird es in den meisten Leiterplatten anstelle der beiden anderen verwendet. Die folgenden erwähnten Löcher werden, ohne besondere Anweisungen, als Durchgangslöcher betrachtet.
Aus Sicht des Designs besteht ein Loch hauptsächlich aus zwei Teilen, zum einen dem Mittelloch (Bohrloch), zum anderen dem Pad-Bereich um das Loch, siehe unten. Die Größe dieser beiden Teile bestimmt die Größe des Lochs. Offensichtlich wollen Designer bei
High-Speed-, High-Density-Leiterplatten-Design immer, dass die Löcher umso kleiner sind, je besser, damit mehr Verdrahtungsraum auf der Platine verbleiben kann.
![]()
1.6Leiterplattenkapazität 2022
| Parameter | Wert |
| Lagenanzahl | 1-32 |
| Substratmaterial | RO4350B, RO4003C, RO4730G3, RO4360G2, RO4533, RO3003, RO3006, RO3010, RO3035, RO3203, RO3210; RT/Duriod 5880; RT/Duriod 5870, RT/Duriod 6002, RT/Duroid 6010, RT/duroid 6035HTC; TMM4, TMM10, Kappa 438; TLF-35; RF-35TC, RF-60A, RF-60TC, RF-35A2, RF-45, RF-10, TRF-45; TLX-0, TLX-6, TLX-7, TLX-8; TLX-9, TLY-3, TLY-5; PTFE F4B (DK2.2 DK2.65 DK2.85 DK2.94, DK3.0, DK3.2, DK3.38, DK3.5, DK4.0, DK4.4, DK6.15, DK10.2); AD450, AD600, AD1000, TC350; Nelco N4000, N9350, N9240; FR-4 ( High Tg S1000-2M, TU-872 SLK, TU-768, IT-180A etc.), FR-4 High CTI>600V; Polyimid, PET; Metallkern etc. |
| Maximale Größe | Fliegender Test: 900*600mm, Fixture Test 460*380mm, Kein Test 1100*600mm |
| Platinenumriss-Toleranz | ±0,0059" (0,15 mm) |
| Leiterplattenstärke | 0,0157" - 0,3937" (0,40 mm--10,00 mm) |
| Dicken-Toleranz (T≥0,8 mm) | ±8% |
| Dicken-Toleranz (t<0,8 mm) | ±10% |
| Isolationsschichtdicke | 0,00295" - 0,1969" (0,075 mm--5,00 mm) |
| Mindestspur | 0,003" (0,075 mm) |
| Mindestabstand | 0,003" (0,075 mm) |
| Äußere Kupferdicke | 35µm--420µm (1oz-12oz) |
| Innere Kupferdicke | 17µm--350µm (0,5oz - 10oz) |
| Bohrloch (mechanisch) | 0,0059" - 0,25" (0,15 mm--6,35 mm) |
| Fertiges Loch (mechanisch) | 0,0039"-0,248" (0,10 mm--6,30 mm) |
| DurchmesserToleranz (mechanisch) | 0,00295" (0,075 mm) |
| Registrierung (mechanisch) | 0,00197" (0,05 mm) |
| Seitenverhältnis | 12:1 |
| Lötmaskentyp | LPI |
| Min. Lötmaskenbrücke | 0,00315" (0,08 mm) |
| Min. Lötmaskenabstand | 0,00197" (0,05 mm) |
| Plug-Via-Durchmesser | 0,0098" - 0,0236" (0,25 mm--0,60 mm) |
| Impedanzkontrolltoleranz | ±10% |
| Oberflächenausführung | HASL,HASL LF,ENIG,Imm Tin,Imm Ag, OSP, Gold Finger |