Startseite ProdukteHDI PWB-Brett

Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB

China Bicheng Electronics Technology Co., Ltd zertifizierungen
China Bicheng Electronics Technology Co., Ltd zertifizierungen
Kevin, Empfing und prüfte die Bretter - Dank sehr viel. Diese sind, genau perfekt, was wir benötigten. rgds Reiche

—— Rich Rickett

Ruth, Ich erhielt das PWB heute, und sie sind gerade perfekt. Bleiben Sie bitte eine wenig Geduld, mein folgender Auftrag kommt bald. Mit freundlichen Grüßen von Hamburg Olaf

—— Olaf Kühnhold

Hallo Natalie. Es war, ich befestigt einige Bilder als Ihre Referenz perfekt. Und ich schicke Ihnen folgende 2 Projekte, um zu planen. Dank viel wieder

—— Sebastian Toplisek

Kevin, Dank, wurden sie tadellos gemacht und funktionieren gut. Wie, sind hier die Verbindungen für mein spätestes Projekt, unter Verwendung des PCBs versprochen, das Sie für mich herstellten: Viele Grüße, Daniel

—— Daniel Ford

Ich bin online Chat Jetzt

Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB

Multi Layer HDI PCB Board IATF16949 buried via PCB
Multi Layer HDI PCB Board IATF16949 buried via PCB Multi Layer HDI PCB Board IATF16949 buried via PCB Multi Layer HDI PCB Board IATF16949 buried via PCB Multi Layer HDI PCB Board IATF16949 buried via PCB Multi Layer HDI PCB Board IATF16949 buried via PCB Multi Layer HDI PCB Board IATF16949 buried via PCB

Großes Bild :  Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB

Produktdetails:
Herkunftsort: China
Markenname: Bicheng
Zertifizierung: UL, ISO9001, IATF16949
Modellnummer: BIC-203.V1.0
Zahlung und Versand AGB:
Min Bestellmenge: 1pcs
Preis: USD9.99-99.99
Verpackung Informationen: Vakuum bags+Cartons
Lieferzeit: 8-9 Werktage
Zahlungsbedingungen: T/T
Versorgungsmaterial-Fähigkeit: 5000pcs pro Monat
Ausführliche Produkt-Beschreibung
Grundmaterial: Rogers, FR-4, Polyimide, usw. Schichtzählung: Simplex, Doppelschicht, mehrschichtiges, hybrides PWB
PWB-Größe: ≤400mm X 500mm Kupfernes Gewicht: 0.5oz (17 µm), 1oz (35µm), 2oz (70µm)
Oberflächenende: Bloßes Kupfer, HASL, ENIG, OSP, Immersionszinn ETC….
Markieren:

Multi Schicht HDI PWB-Brett

,

IATF16949 HDI PWB-Brett

,

IATF16949 begrub über PWB

Was ist über in PWB? Und seine parasitäre Kapazitanz und parasitäre Induktanz

Tag# PWB-Entwurf, mehrschichtiges PWB, Verbindung PWB mit hoher Dichte

PWB-Löcher

Über ist einer der wichtigen Teile mehrschichtigen PWBs, und die Kosten von Bohrung betragen normalerweise 30% bis 40% der Kosten von PWB-Herstellung. Kurz kann jedes Loch im PWB a über genannt werden. Nach Ansicht der Funktion das Loch

kann in zwei Kategorien unterteilt werden: ein wird verwendet, während die elektrische Verbindung zwischen den Schichten, das andere als die Festlegung oder die Positionierung des Gerätes benutzt wird. Diese Löcher werden im Allgemeinen in drei Arten, nämlich das Sackloch (blind über), das begrabene Loch (begraben über) und durch Loch geteilt (durch über).

1,1 Zusammensetzung von Löchern

Das Sackloch ist auf der Spitzen- und Grundfläche der Leiterplatte und hat eine bestimmte Tiefe für die Verbindung zwischen der Oberflächenlinie und der inneren Linie unten. Die Tiefe des Lochs normalerweise übersteigt kein bestimmtes Verhältnis (Öffnung). Begrabenes Loch ist ein Verbindungsloch, das in der inneren Schicht der Leiterplatte gelegen ist, die nicht auf die Oberfläche der Leiterplatte verlängert.

Die oben genannten zwei Arten von Löchern sind in der inneren Schicht der Leiterplatte. Die Bildung des durchgehenden Lochprozesses wird vor Laminierung verwendet, und einigen inneren Schichten werden überschnitten möglicherweise erfolgt während der Bildung des durchgehenden Lochs.

Das Drittel wird ein durchgehendes Loch genannt, das durch die gesamte Leiterplatte überschreitet. Es kann verwendet werden, um sich Installationsaufnahmebohrung für Komponenten innerlich oder als untereinander zu verbinden. Weil das durchgehende Loch einfacher zu verwirklichen ist und die Kosten niedrig sind, wird sie in den meisten Leiterplatten anstelle der anderen zwei verwendet. Die folgenden erwähnten Löcher, ohne Spezialanweisungen, werden so durch Löcher betrachtet.

Vom Entwurfsgesichtspunkt wird ein Loch hauptsächlich aus zwei Teilen, man ist das mittlere Loch (Bohrloch), das andere ist der Auflagenbereich um das Loch, sehen unten verfasst. Die Größe dieser zwei Teile bestimmt die Größe des Lochs. Offenbar herein

Hochgeschwindigkeits-, PWB-Entwurf mit hoher Dichte, Designer wünschen immer die Löcher, das kleiner, das besseres, damit es das Verdrahten des Raumes auf dem Brett lassen kann.

Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB 0

Darüber hinaus das kleiner das Loch, das niedrigere seine eigene parasitäre Kapazitanz und passender für Hochgeschwindigkeitsstromkreise. Die Reduzierung der Lochgröße bewerkstelligt die Zunahme der Kosten, und die Größe des Lochs kann nicht ohne Beschränkung verringert werden. Sie wird durch die Technologie und so weiter von bohren und von galvanisieren begrenzt.

Das kleiner das Loch, länger es dauert, um das Loch zu bohren und es, von der Mittelposition abzuweichen das einfacher ist; und wenn die Tiefe des Lochs 6mal der Lochdurchmesser übersteigt, kann es nicht garantiert werden, dass die Lochwand gleichmäßig kupfernes sein kann überzogen. Jetzt zum Beispiel ist die normale Stärke eines PWBs (Tiefe des durchgehenden Lochs) 1.6mm, also der minimale Lochdurchmesser, der vom PWB-Hersteller bereitgestellt wird, kann 0.2mm nur erreichen.

1,2 parasitäre Kapazitanz von Vias

Über sich hat parasitäre Kapazitanz zu Boden. Wo es gewusst wird, dass der Durchmesser des Isolierungslochs auf der Krautschicht D2 ist, ist der Durchmesser von über Auflage D1, die Stärke des PWBs ist T, die Dielektrizitätskonstante des Substrates ist ε, dann ist das Tal der parasitären Kapazitanz durch das Loch ungefähr, wie folgt:

C=1.41εTD1/(D2-D1).

Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB 1

Der Haupteffekt der parasitären Kapazitanz durch das Loch ist, die steigende Zeit des Signals auszudehnen und die Geschwindigkeit des Stromkreises zu verringern. Zum Beispiel kann ein PWB-Brett mit Abstand 50 Mil dick, wenn Sie a über mit Auflagendurchmesser des inneren Durchmessers 10mil und 20 Mil verwenden, 32 Mil zwischen Auflage und kupfernem Grundbereich, dann uns die parasitäre Kapazitanz von über durch die oben genannte Formel ungefähr erhalten: C=1.41 x4.4x0.050x0.020/(0.032-0.020) =0.517pF. Die variable Quantität dieses Teils der Kapazitanz, die bis zum der steigenden Zeit verursacht wird, ist: T10-90=2.2 C (Z0/2)=2.2 x0.517x (55/2)=31.28 ps.

Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB 2

Von diesen Werten kann es gesehen werden, dass, obgleich das Dienstprogramm der steigenden Verzögerung, die durch die parasitäre Kapazitanz von einem einzelnen über verursacht wird, nicht auf der Hand liegt, der Designer es in Erwägung ziehen sollte, die, wenn die mehrfachen vias zwischen Schichten verwendet werden.

Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB 3

Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB 4

1,3 parasitäre Induktanz von Vias

Außer parasitärer Kapazitanz gibt es parasitäre Induktanz gleichzeitig durch vias. Im Entwurf der Hochgeschwindigkeitsdigitalschaltung, ist der Schaden, der durch die parasitäre Induktanz durch das Loch verursacht wird, häufig größer als der der parasitären Kapazitanz. Seine parasitäre Reiheninduktanz schwächt den Beitrag der Überbrückungskapazitanz und schwächt das Entstörungsdienstprogramm des ganzen Stromnetzes. Wir können die folgende Formel verwenden, um eine ungefähre parasitäre Induktanz von über einfach zu berechnen:

L=5.08h [ln (4h/d) +1].

Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB 5

Über wo L auf die Induktanz von sich bezieht, h die Länge von über, d der Durchmesser von über. Es kann von der Formel gesehen werden, dass der Durchmesser von über geringe Wirkung auf die Induktanz hat, aber der größte Effekt auf die Induktanz die Länge von über ist. Noch unter Verwendung des oben genannten Beispiels, kann es berechnet werden, dass die Induktanz von über ist: L=5.08 x0.050 [ln (4x0.050/0.010) 1] =1.015 NH. Wenn die steigende Zeit des Signals 1 ns ist, ist der gleichwertige Widerstand: XL=πL/T10-90=3.19Ω. Solcher Widerstand kann nicht im Durchgang des Hochfrequenzstroms ignoriert werden. Insbesondere muss die Überbrückungskapazitanz durch zwei vias überschreiten, wenn sie die Energieschicht und die Krautschicht anschließt, damit die parasitäre Induktanz der vias sich exponential erhöht.

Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB 6

Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB 7

1,4 Entwurf von über in Hochgeschwindigkeits-PWB

Von der oben genannten Analyse der parasitären Eigenschaften der vias, können wir das im Entwurf von Hochgeschwindigkeits-PWB, das scheinbar einfache über häufig sehen holen große negative Auswirkungen zum Entwurf des Stromkreises. Um die nachteilige Wirkung des parasitären Effektes von über zu verringern, können wir versuchen es im Entwurf zu tun wie folgt:

1) In Betracht der Kosten- und Signalqualität wählen Sie eine angemessene Größe für den Vas. Wie Gedächtnismodul PWB-Entwurf der Schicht 6-10 ist 10/20 Mil (Bohrungsauflage) über besser; für irgendein kleines Brett mit hoher Dichte können Sie auch versuchen, 8/18 Mil über zu verwenden. Zur Zeit da die Laser-Bohrmaschinen in der Herstellung benutzt werden, ist es möglich, kleinere Löcher unter technischen Bedingungen zu benutzen. Für über von der Stromversorgung oder der Erdung, kann ein großeres betrachtet werden, um den Widerstand zu verringern.

2)Von den zwei Formeln, die oben besprochen werden, kann es geschlossen werden, dass unter Verwendung Verdünner PWBs eine Platte nützlich ist, die zwei parasitären Parameter von über zu verringern.

3)Die Bus-Leitungen auf dem Brett soweit wie möglich ändern nicht die Schicht, d.h. versuchen Sie, unnötige vias nicht zu verwenden.

4)Der Stift der Stromversorgung und des Bodens sollte in der Nähe, das kürzer die Anschlussleitung zwischen über und den Stift, das besseres an Bord gebohrt werden, weil sie zu die Zunahme der Induktanz führen. Gleichzeitig sollten die Anschlussleitung der Energie und der Boden so stark sein, wie möglich, Widerstand zu verringern.

5)Setzen Sie einige Grund-vias nahe den vias des zugeschalteten Bereichs der Signalschicht, um die nächste Schleife für das Signal zur Verfügung zu stellen. Sogar können viele überflüssigen Erdungsvias auf das PWB-Brett gesetzt werden. Selbstverständlich muss der Entwurf auch flexibel sein. Über Modell besprach sich ist früher, dass jede Schicht Auflagen hat, und manchmal können wir die Größe verringern oder sogar die Auflagen einiger Schichten entfernen. Besonders im Falle mit hoher Dichte von über Bereichen, sie möglicherweise führt zu die Bildung eines defekten Schlitzes in der kupfernen Schicht mit einer Fachschleife. Um das Problem, zusätzlich zum Bewegen zu lösen über Position, können wir die Auflagengröße der kupfernen Schicht zu verringern auch erwägen.

Kontaktdaten
Bicheng Electronics Technology Co., Ltd

Ansprechpartner: i.deng

Telefon: +8613481420915

Senden Sie Ihre Anfrage direkt an uns (0 / 3000)