Multi Schicht HDI PWB-Brett IATF16949 begraben über PWB

WHut istvia in PCB?Und seine parasitäre Kapazität und parasitäre Induktivität

Schild#LeiterplatteDesign,MehrschichtigLeiterplatte, Leiterplatte mit hoher Verbindungsdichte

PCB-LochS

Via ist einer der wichtigen Teile von mehrschichtigen Leiterplatten, und die Bohrkosten machen normalerweise 30 bis 40 % der Kosten für die Herstellung von Leiterplatten aus.Kurz gesagt, jedes Loch in der Leiterplatte kann als Durchkontaktierung bezeichnet werden.Aus funktionaler Sicht das Loch

lassen sich in zwei Kategorien einteilen: Die eine dient der elektrischen Verbindung zwischen den Schichten, die andere dient der Befestigung oder Positionierung des Geräts.Diese Löcher werden im Allgemeinen in drei Arten unterteilt, nämlich Sackloch (Blind Via), vergrabenes Loch (Buried Via) und Durchgangsloch (Through Via).

1.1 Zusammensetzung vonHOles

Das Sackloch befindet sich auf der Ober- und Unterseite der Leiterplatte und hat eine gewisse Tiefe für die Verbindung zwischen der Mantellinie und der darunter liegenden Innenlinie.Die Tiefe des Lochs überschreitet in der Regel ein bestimmtes Verhältnis (Öffnung) nicht.Ein vergrabenes Loch ist ein Verbindungsloch, das sich in der Innenschicht der Leiterplatte befindet und nicht bis zur Oberfläche der Leiterplatte reicht.

Die beiden oben genannten Arten von Löchern befinden sich in der Innenschicht der Leiterplatte.Der Prozess der Bildung von Durchgangslöchern wird vor dem Laminieren verwendet, und mehrere Innenschichten können während der Bildung des Durchgangslochs überlappt werden.

Die dritte wird als Durchgangsloch bezeichnet und geht durch die gesamte Leiterplatte.Es kann zur internen Verbindung oder als Einbauloch für Komponenten verwendet werden.Da das Durchgangsloch einfacher zu realisieren ist und die Kosten niedrig sind, wird es in den meisten Leiterplatten anstelle der beiden anderen verwendet.Die im Folgenden genannten Löcher gelten ohne besondere Hinweise als Durchgangslöcher.

Aus gestalterischer Sicht besteht ein Loch hauptsächlich aus zwei Teilen, einem ist das mittlere Loch (Bohrloch), der andere ist der Pad-Bereich um das Loch herum, siehe unten.Die Größe dieser beiden Teile bestimmt die Größe des Lochs.Ganz klar, in

Beim Hochgeschwindigkeits-PCB-Design mit hoher Dichte möchten Designer immer die Löcher umso kleiner, desto besser, damit mehr Platz für die Verkabelung auf der Platine bleibt.

Je kleiner das Loch ist, desto geringer ist außerdem die eigene parasitäre Kapazität und desto besser eignet es sich für Hochgeschwindigkeitsschaltungen.Die Verringerung der Lochgröße führt zu einer Erhöhung der Kosten, und die Größe des Lochs kann nicht ohne Einschränkung verringert werden.Es ist durch die Technologie des Bohrens und Galvanisierens usw. begrenzt.

Je kleiner das Loch, desto länger dauert das Bohren des Lochs und desto leichter ist es, von der Mittelposition abzuweichen.und wenn die Tiefe des Lochs das Sechsfache des Lochdurchmessers überschreitet, kann nicht garantiert werden, dass die Lochwand gleichmäßig verkupfert werden kann.Nun beträgt die normale Dicke einer Leiterplatte (Tiefe des Durchgangslochs) beispielsweise 1,6 mm, sodass der vom Leiterplattenhersteller bereitgestellte Mindestdurchmesser des Lochs nur 0,2 mm erreichen kann.

1.2 ParasitärCKapazität vonVias

Die Durchkontaktierung selbst weist eine parasitäre Kapazität zur Erde auf.Wenn bekannt ist, dass der Durchmesser des Isolierlochs auf der Erdungsschicht D2 ist, der Durchmesser des Via-Pads D1 ist, die Dicke der Leiterplatte T ist, die Dielektrizitätskonstante des Substrats ε ist, dann ist der Wert des Parasiten Die Kapazität durch das Loch ist ungefähr wie folgt:

C=1,41εTD1/(D2-D1).

Der Haupteffekt der parasitären Kapazität durch das Loch besteht darin, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit der Schaltung zu verringern.Wenn Sie beispielsweise bei einer Leiterplatte mit einer Dicke von 50 mil eine Durchkontaktierung mit einem Innendurchmesser von 10 mil und einem Pad-Durchmesser von 20 mil und einem Abstand zwischen Pad und Erdungskupferbereich von 32 mil verwenden, können wir die parasitäre Kapazität des Vias anhand der obigen Angaben ungefähr ermitteln Formel: C=1,41 x4,4x0,050x0,020/(0,032-0,020)=0,517pF.Die durch die Anstiegszeit verursachte variable Größe dieses Teils der Kapazität beträgt: T10-90=2,2 C (Z0/2)=2,2 x0,517x(55/2)=31,28 ps.

Aus diesen Werten ist ersichtlich, dass der Nutzen der durch die parasitäre Kapazität einer einzelnen Durchkontaktierung verursachten Anstiegsverzögerung zwar nicht offensichtlich ist, der Designer jedoch berücksichtigen sollte, dass mehrere Durchkontaktierungen zwischen Schichten verwendet werden.

1.3 ParasitärICHInduktivität vonVias

Neben der parasitären Kapazität gibt es gleichzeitig eine parasitäre Induktivität durch Vias.Beim Entwurf digitaler Hochgeschwindigkeitsschaltungen ist der durch die parasitäre Induktivität durch das Loch verursachte Schaden oft größer als der durch die parasitäre Kapazität.Seine parasitäre Serieninduktivität schwächt den Beitrag der Bypass-Kapazität und schwächt den Filternutzen des gesamten Stromversorgungssystems.Mit der folgenden Formel können wir einfach eine ungefähre parasitäre Induktivität der Durchkontaktierung berechnen:

L=5,08h[ln(4h/d) +1].

Dabei bezieht sich L auf die Induktivität des Vias, h auf die Länge des Vias und d auf den Durchmesser des Vias.Aus der Formel ist ersichtlich, dass der Durchmesser der Durchkontaktierung nur einen geringen Einfluss auf die Induktivität hat, der größte Einfluss auf die Induktivität jedoch die Länge der Durchkontaktierung ist.Unter Verwendung des obigen Beispiels kann berechnet werden, dass die Induktivität der Durchkontaktierung L = 5,08 x 0,050 [ln (4 x 0,050/0,010)1] = 1,015 nH beträgt.Wenn die Anstiegszeit des Signals 1 ns beträgt, beträgt die äquivalente Impedanz: XL=πL/T10-90=3,19 Ω.Eine solche Impedanz kann beim Durchgang von Hochfrequenzstrom nicht vernachlässigt werden.Insbesondere muss die Bypass-Kapazität beim Verbinden der Leistungsschicht und der Erdungsschicht durch zwei Durchkontaktierungen verlaufen, sodass die parasitäre Induktivität der Durchkontaktierungen exponentiell ansteigt.

1.4 Design von Durchkontaktierungen in Hochgeschwindigkeits-Leiterplatten

Aus der obigen Analyse der parasitären Eigenschaften der Durchkontaktierungen können wir erkennen, dass beim Design von Hochgeschwindigkeits-Leiterplatten die scheinbar einfache Durchkontaktierung oft große negative Auswirkungen auf das Schaltungsdesign hat.Um die nachteilige Wirkung des parasitären Effekts der Durchkontaktierung zu reduzieren, können wir versuchen, dies im Design wie folgt zu tun:

1) Wählen Sie unter Berücksichtigung der Kosten und der Signalqualität eine angemessene Größe für das Vas.Bei einem 6–10-lagigen Speichermodul-PCB-Design ist eine Durchkontaktierung mit 10/20 mil (Bohrpad) besser;Für einige Leiterplatten mit hoher Dichte und kleiner Größe können Sie auch versuchen, 8/18 mil-Durchkontaktierungen zu verwenden.Da bei der Fertigung derzeit Laserbohrmaschinen zum Einsatz kommen, ist es unter technischen Bedingungen möglich, kleinere Löcher zu verwenden.Für die Durchkontaktierung der Stromversorgung oder des Erdungskabels kann eine größere Größe in Betracht gezogen werden um die Impedanz zu reduzieren.

2)Aus den beiden oben besprochenen Formeln lässt sich schließen, dass die Verwendung einer dünneren PCB-Platte vorteilhaft ist, um die beiden parasitären Parameter der Durchkontaktierung zu reduzieren.

3) Die Signalleitungen auf der Platine verändern die Schicht möglichst nicht, das heißt, versuchen Sie, keine unnötigen Durchkontaktierungen zu verwenden.

4) Der Pin der Stromversorgung und die Masse sollten in der Nähe der Platine gebohrt werden. Je kürzer der Anschlussdraht zwischen der Durchkontaktierung und dem Pin, desto besser, da dies zu einer Erhöhung der Induktivität führt.Gleichzeitig sollte das Anschlusskabel für Strom und Masse so dick wie möglich sein, um die Impedanz zu verringern.

5) Platzieren Sie einige Erdungsdurchkontaktierungen in der Nähe der Durchkontaktierungen des Schaltbereichs der Signalschicht, um die nächstgelegene Schleife für das Signal bereitzustellen.Sogar eine große Anzahl redundanter Erdungsdurchkontaktierungen können auf der Leiterplatte platziert werden.Natürlich muss auch das Design flexibel sein.Das zuvor besprochene Via-Modell besteht darin, dass jede Schicht über Pads verfügt. Manchmal können wir die Größe reduzieren oder sogar die Pads einiger Schichten entfernen.Insbesondere bei einer hohen Dichte an Via-Bereichen kann es zur Bildung eines gebrochenen Schlitzes in der Kupferschicht mit einer Trennschleife kommen.Um das Problem zu lösen, können wir neben der Verschiebung der Via-Position auch eine Reduzierung der Pad-Größe der Kupferschicht in Betracht ziehen.